Complex Reduced Instruction Set Processor. Die Verbindung von CISC und RISC in einem Prozessor. Bisher konnte man Mikroprozessorarchitekturen in zwei große Gruppen aufteilen: CISC, Complex Instruction Set Computer, und RISC, Reduced Instruction Set Computer. Der grundlegende Unterschied beider Architekturen liegt im jeweiligen Befehlssatz. Während CISCProzessoren in der Lage sind, mit einem ihrer komplexen Befehle gleich mehrere Operationen auszuführen, damit die Arbeit für den Compiler zu vereinfachen und gleichzeitig die Zahl der erforderlichen Register klein zu halten, entstand die RISC-Technologie aus der Erkenntnis, dass die komplexesten Befehle am seltensten benötigt werden. RISC-Prozessoren verzichten daher auf solche Anweisungen und verlagern die Aufschlüsselung komplexer Befehlsstrukturen auf die Compiler-Ebene. RISC-Computer kommen daher mit sehr einfachen, dafür aber sehr schnellen Befehlen aus. Sie sind im Vergleich zu CISC-Prozessoren zwar leistungsfähiger, benötigen aber umfangreichere Software (größerer Programmcode).

Die Grenzen zwischen CISC und RISC verschmelzen aber allmählich. Auf der Seite der RISC-Prozessoren zeigt sich dies durch eine ständig wachsende Zahl von Befehlen, andererseits werden in CISC-Prozessoren mehr und mehr Implementierungsstrategien aus dem RISC-Bereich übernommen. Hierzu gehört z. B. das Pipelining (erweiterte Impulsgebung) und eng gepaarte, auf dem Chip integrierte Caches.