Glossaria.net

Glossaire VHDL / Terme

Port

Entrée sortie définie dans l’entity d’un bloc.

Lien permanent Port - Date de création 2021-06-27


< Place and Route (FPGA) Glossaire / VHDL Post fit/route simulation (gate level simulation) >