Glossaire VHDL / Terme
Simulation temporelle (avec indication des délais de propagation de signaux).
Lien permanent Post fit/route simulation (gate level simulation) - Date de création 2021-06-27